מטה-סטבליות (אלקטרוניקה)
מטה-סטביליות בתחום האלקטרוניקה היא היכולת של מערכת אלקטרונית דיגיטלית להישאר במשך זמן בלתי מוגבל (לא חסום) בשיווי משקל לא יציב או במצב מטסטבילי (יציב למחצה).[1] במעגלים לוגיים דיגיטליים, אות דיגיטלי נדרש להיות בגבולות מתח או זרם מסוימים כדי לייצג רמה לוגית '0' או '1' לצורך פעולת מעגל נכונה; אם האות נמצא בטווח ביניים אסור תיתכן התנהגות שגויה בשערים לוגיים שהאות מופעל עליהם. במצבים מטה-סטביליים, ייתכן שהמעגל לא יוכל להתייצב ברמה לוגית '0' או '1' יציבה בתוך הזמן הנדרש לפעולת מעגל תקינה. כתוצאה מכך, המעגל יכול לפעול בדרכים בלתי צפויות, ועלול להוביל לכשל במערכת, המכונה לעיתים "glitch".[2] מטה-סטביליות היא מקרה פרטי של פרדוקס חמורו של בורידן.
מצבים מטה-יציבים הם מאפיינים אינהרנטיים של מערכות דיגיטליות אסינכרוניות, ושל מערכות עם יותר מאות שעון עצמאי אחד. במערכות א-סינכרוניות בתזמון עצמי, פסיקות מתוכננות לאפשר למערכת להמשיך רק לאחר שהמטה-סטביליות נפתרה, ולכן המטה-סטביליות היא מצב רגיל ולא מצב שגיאה.[3] במערכות סינכרוניות עם כניסות א-סינכרוניות, מוסיפים רכיבי סנכרון (synchronizers) על מנת להקטין את ההסתברות לכשל בסנכרון לרמה מקובלת.[4] ניתן להימנע ממצבים מטה-סטביליים במערכות סינכרוניות לחלוטין כאשר הכניסה עומדת בדרישות התזמון של הדלגלגים.
ראו גם
הערות שוליים
- ^
Thomas J. Chaney and Charles E. Molnar (באפריל 1973). "Anomalous Behavior of Synchronizer and Arbiter Circuits" (PDF). IEEE Transactions on Computers. C-22 (4): 421–422. doi:10.1109/T-C.1973.223730. ISSN 0018-9340.
{{cite journal}}: (עזרה) - ^ Chaney, Thomas J. "My Work on All Things Metastable OR Me and My Glitch" (PDF). אורכב מ-המקור (PDF) ב-8 בדצמבר 2015. נבדק ב-5 בנובמבר 2015.
{{cite web}}: (עזרה) - ^ John Bainbridge (2002). Asynchronous system-on-chip interconnect. Springer. p. 18. ISBN 978-1-85233-598-4.
- ^ Chaney, Thomas J. ""Reprint of Technical Memorandum No. 10, "The Glitch Phenomenon" (1966)"".Washington University St. Louis, MO
